wifi EM软件

Foundry在流片时，由于版图效应（LDE），终加工的版图在尺寸和金属属性上会有偏差。偏差导致实测结果和EDA结果有差异，所以设计阶段的EM建模会不精准，增大流片失败风险。在先进工艺上，LDE问题更加显著。

在EM建模中，如果EM工具能考虑LDE问题，验证就能更接近实测值。

Foundry提供的PDK会有LDE信息，主要是涵盖下面几点：

（1）  

体电阻率随线宽、线间距不同的差异表；

（2）  

方块电阻随线宽、线间距不同的差异表；

（3）  

线宽随线间距不同的差异表。

 射频集成电路设计设计非常复杂，难度很大，EM软件的使用不仅要与其他EDA软件衔接，还要准确导入制成工艺信息，电磁sim的设置也需要考虑很多专业问题，因此非常需要专业人员的指导。

    北京欧普兰科技有限公司是一家有十多年历史的、专业EDA软件代理公司，Oplantech有专业的技术支持团队，团队成员也都有的专业背景，有10年以上的射频电路设计经验，可以为为中国区内的客户提供技术支持服务。

在 T-coil 的宽度应用中，除了上面对设计优化的考虑外，一些 T-coil 自身问题也需要在

设计中关注并解决。

（1） 片上 T-coil 往往占据顶层金属大量面积，而在顶层电源布线以及非常紧张了，

所以大面积的 T-coil 对顶层设计非常不利；同时，大面积的 T-coil 不仅影响面积

使用率，而且会产生大量功耗。如果不解决大面积 T-coil 问题，想利用 T-coil 设

计多个高速 IO 口的想法将无法实现。

（2） T-coil 也存在可靠性问题。对于 ESD 结构中的 T-coil 也涉及到 ESD 电流路径， Tcoil 自身的串联电阻会引起较低的 ESD 抵抗力，高功耗会破坏 T-coil（尤其在 Tcoil 的一些突变拐角处，很容易受到 ESD 破坏）。另外，如果 IO 电路在常规模式

是大电流情况时， T-coil 可能会由于电迁移导致破坏。为了提升 T-coil 可靠性，ADC芯片设计，

需要设计较宽的金属走线，这又使得 T-coil 面积增加了。

下面几个例子，讨论如何提升 T-coil 可靠性，同时又减小面积：